LogoLogo

Ghannam, Ayad. Conception et intégration "above IC" d'inductances à fort coefficient de surtension pour applications de puissance RF

Ghannam, Ayad (2010) Conception et intégration "above IC" d'inductances à fort coefficient de surtension pour applications de puissance RF.

[img]
Preview
PDF - nécessite un logiciel de visualisation PDF comme GSview, Xpdf or Adobe Acrobat Reader
5Mb

Résumé en francais

De tous les circuits qui constituent un système radiofréquence complet, la partie radiofréquence apparaît comme un maillon délicat du système. Parmi les nombreuses fonctions radiofréquences, l'amplificateur de puissance (PA) représente un bloc particulièrement critique de la chaîne d'émission, du fait de sa consommation élevée et des forts niveaux des signaux qu'il doit gérer. Il résulte de ces contraintes que les techniques d'intégration utilisées sont généralement complexes et onéreuses, particulièrement pour la réalisation des éléments inductifs des réseaux de pré-adaptation des transistors de puissance, à partir de fils micro-soudés. Les travaux décrits dans ce manuscrit visent ainsi le développement d'une technologie permettant l'intégration faible coût d'inductances planaires de puissance en mesure de remplacer les fils micro-soudés. Ces travaux ont été réalisés en collaboration avec la société Freescale. Les démonstrateurs présentés mettent donc en œuvre la filière LDMOS sur substrat silicium faiblement résistif. Le mémoire est articulé autour de quatre chapitres. Le premier présente un état de l'art de l'intégration des amplificateurs de puissance RF à partir duquel nous définissons la problématique de cette intégration. Dans le deuxième chapitre, nous traitons des différents mécanismes de pertes présents dans les inductances planaires sur silicium ainsi que de leurs origines. Puis, nous posons les bases de leur modélisation électrique et des simulations électromagnétiques 3D qui seront conduites pour leur optimisation. Le troisième chapitre est ensuite consacré à la description et à l'optimisation de la technologie mise en place au sein du LAAS. Elle met en œuvre, sur un plan métallique qui écrante le silicium sur lequel sont intégrés les transistors, une couche de 65 µm de résine époxy SU8 sur laquelle est implémenté un niveau métallique en cuivre de 35 µm d'épaisseur. Des trous métallisés sont aussi réalisés à travers le niveau SU8 pour les contacts électriques entre les transistors et le niveau Cu supérieur. Enfin, le quatrième et dernier chapitre traite des caractérisations expérimentales des inductances de test réalisées ainsi que des démonstrateurs intégrant ces inductances directement sur la puce de puissance LDMOS. Dans ce dernier cas, des mesures en forts signaux sont aussi présentées. L'intégration "Above-IC" d'un réseau d'inductances parallèles présentant une valeur finale de 0.2nH pour un facteur de qualité de 40 à 2 GHz et de 58 à 5 Ghz, tout en supportant une densité de courant de 1A/mm², permet d'aboutir à une valeur du rendement de 60% pour un amplificateur RF LDMOS de puissance 50W.

Sous la direction du :
Directeur de thèse
Parra, Thierry
Ecole doctorale:Génie électrique, électronique, télécommunications (GEET)
laboratoire/Unité de recherche :Laboratoire d'Analyse et d'Architecture des Systèmes (LAAS) - CNRS
Mots-clés libres :Microélectronique - Inductances - Intégration - LDMOS - Puissance - Adaptation d'impédance - Couplage magnétique - Amplificateur - High-Q - SU8
Sujets :Electricite, électronique, automatique
Déposé le :19 Dec 2011 14:55